华为何庭波发布 V2 版“韬定律”论文，补充工程细节和实测数据

7 月 4 日消息，根据中国科学院科技论文预发布平台 ChinaXiv 最新公示论文，华为半导体负责人何庭波于 7 月 3 日发布《面向多层级电子系统的时间缩微理论》（业内也称“韬定律”）V2 版本。

相比较 5 月 25 日发布的 V1 版本，新版论文在原有理论框架基础上，补充了大量工程落地细节、实测量化数据与产品演进路线，进一步完善了以时间常数 τ 为核心的后摩尔时代缩放理论体系。

在论文结构方面，V2 版整合 V1 版引导段落，形成 8 章完整论述体系，章节逻辑分层更清晰。

V2 版还新增了多张原理与实物示意图，覆盖 τ 分层时空模型、LogicFolding 架构、键合界面截面、Unified Bus 互连架构、Hi-ONE 光引擎等核心技术。

在工程落地方面，V2 版本深度阐释核心技术 LogicFolding 的齿比（gear ratio）概念，在混合键合间距接近顶层金属布线尺寸时，3D 设计空间从传统的“宏块级离散优化”转向“单元级连续优化”，可实现全局最优的垂直逻辑划分，突破了传统 3D 堆叠仅能按功能块分层的局限。

V2 版还新增量产实测数据表，明确给出 Kirin 2026 与基准 Kirin9030 Pro 的电压、频率、归一化功耗、面积与功率密度参数。

V2 版还细化全场景路线图，明确技术演进节点，在移动端补充 TSV 从顶层金属下移至 M6 层、多有源层堆叠等演进路径；在 AI 端明确 Ascend 系列加速器的迭代节奏。

IT之家附上参考地址

• 点此前往阅读《A time scaling theory for multi-layer electronic systems》V2 版